패터닝은 많은 세대의 2D 미세화를 가능하게 했습니다. 과거에 패터닝은 비교적 직관적인 광학 마스크와 포토리소그래피 단계를 사용하여 패턴을 인쇄하고, 후속적인 재료 제거 및 증착 단계를 안내했습니다. 최근에는 포토리소그래피의 발전이 칩 설계의 발전을 따라가지 못했습니다.
리소그래피의 차세대 EUV가 로드맵에 합류하면서 칩 제조사들은 비용 효율적이고 자가 정렬된 멀티패터닝 기술을 활용하고, 피치 멀티플리케이션을 사용하여 단일 리소그래피 패스에서 두 개 또는 네 개의 라인을 생성합니다. EUV의 유무에 관계없이 가장자리 배치 오류는 칩 제조사들이 한 레이어의 형상을 다음 레이어의 보완 형상에 정확히 맞추기 위해 반드시 극복해야 할 문제입니다. 재료 공학은 좁은 랜딩 영역이 수율에 부정적 영향을 미칠 수 있으므로 정렬 편차를 허용하기 위해 더 넓은 랜딩 영역을 제공하는 등의 핵심적인 역할을 수행할 수 있습니다.
리소그래피 비용이 증가함에 따라 메모리 설계자들은 2D 비트 미세화가 아니라 3D 비트 스태킹을 통해 비용을 절감하는 3D 소자를 개발했습니다. 제곱 밀리미터당 비트가 아니라 입방 밀리미터당 비트를 증가시켜 비용을 절감합니다.
