Semiconductor scaling continues steadily into the single-digit nodes, setting increasingly demanding requirements for precision and...
View product detail
鎢因其低電阻率及大量填充特性而被廣泛作為中段製程 (MOL) 接點的間隙充填材料。MOL 接點在電晶體與導線之間形成了關鍵的電性連接。因此，確保低電阻接點對於整個元件性能非常重要。
然而，隨著尺寸的不斷縮小，...
Nokota 系統的高生產率晶圓級封裝設備提供業界最佳性能，適用於多樣封裝方案中採用的所有電鍍步驟，因此擴展了應用材料公司的電氣化學沉積系統套件；其中涵蓋了從覆晶和晶圓級晶片規模封裝到 2D 和 3D 扇出、2.5D 中介層設計和矽穿孔等各種封裝方案。這些系統可用於...
缺陷評估、分類和分析是對生產工序每個步驟實施品質監控所採用的方式，對半導體製造至為重要。隨著半導體元件線寬尺寸的縮減，元件複雜度不斷提高，缺陷的尺寸也在收縮，使其在 3D 元件結構中的位置越來越難以發現，因此需要不斷增強成像能力，以快速識別相關的關鍵缺陷。...
隨著積體電路及其組件持續向下微縮，組件之間的金屬導線和接觸點的尺寸也在縮小。這種趨勢造成這些連接組件的電阻越來越高。為生產更精小、更快速的電子元件，連接組件必須維持最小電阻，元件才可能進一步微縮。
這種較高電阻所造成的慢化效應通常稱作阻容延遲 (即 RC 延遲...
應用材料公司的 Aera4 光罩檢測系統是以 193 奈米為主的第四代檢測工具；此工具獨特地結合了真實空間影像技術與尖端的高解析度影像技術。
Aera4 系統配備了新的微影級鏡頭，在標準的高解析度應用和空間檢測中展現更佳訊噪比，因而成為 1x...
應用材料公司的 Aeris™-G 系統是採用泵前電漿式廢氣處理解決方案，相比泵後廢氣處理裝置，此方案所處理的實際製程氣體量更少且濃度更高，因此使用的能量更少。在廢氣處理過程中，由於 Aeris-G 反應室中較低的氮容量，加上電漿分解，最多可將氮氧化物 (NOx)...
Aeris-Si 是下層前級管道清潔的整合解決方案，可用來管理二氧化矽負載並延長泵浦的使用壽命。該解決方案能達到高流量正矽酸四乙酯 (TEOS) 製程，實現最高沉積速率和產能；同時，泵浦的使用壽命可從 1 個月延長至 12 個月甚至更久，不到 1 年即可收回投資。...
Ginestra™ is a software product designed to simulate the operation and electrical characteristics of modern logic (e.g., FinFET, FeFET)...
高品質光阻鍍膜是達到世界一流光罩 CD 均勻度的第一步。在奈米尺度上，許多細微因素變得非常重要，其中包括反應室空氣的純度、溫度和濕度，光罩表面的預處理、光阻分配和旋轉塗佈特性，以及塗抹後烘烤 (post apply bake) 輪廓的控制。
...
193i 和 EUV 微影所用光罩採用敏感光罩材料和環境，因此促成這些光罩採用的清潔方式。光罩清潔製程已經從腐蝕性化學處理方法發展到更溫和的配方與高頻超聲波相結合的技術，以去除更小的微粒並實現更光潔的光罩表面。
Sigmameltec MRC...
使用化學放大型光阻進行光罩製造時，必須對曝光後烘烤 (PEB) 步驟進行嚴格控制，這樣便可完成由圖案曝光引發的化學反應。烘烤溫度和時間也會影響最終的圖案尺寸，因此烘烤條件必須保持均勻並可重複，以此確保曝光設備的 CD 均勻性被準確地轉移到光罩上。...
對於透過鍍膜、曝露和烘烤這些受到高度控制製程的光罩，將已曝光的光阻圖案進行精確顯影，是保留光罩原有的 CD 均勻度不可缺少的一環。這項製程需要在光罩表面同時並均勻地分配顯影劑。因此採用足夠的流速可以避免顯影劑耗盡，同時也可以在光罩線寬尺寸的全部範圍內實現最佳 CD 線性。...
隨著半導體持續進行微縮，對晶片製造的精密度和均勻度要求也越來越嚴格，因而推動了過去十年來矽蝕刻反應室的首次全面重新設計。 應用材料因此發展了 Centris Sym3 系統，能在重要的蝕刻應用中以無比強大的晶片內部線寬控制能力，提供世界最佳的跨晶圓均勻度，以達到 1x/...
在 DPN HD (高純度解耦電漿氮化) 氮化過程中，用低能量脈衝式電漿將氮注入氧化矽介電質，在閘極堆疊的氮氧化物/多晶矽介面產生所需要的高氮濃度，並維持在矽/氮氧化物介面的低氮濃度，以維持高通道遷移率。新的化學材料以及直接高溫晶圓加熱，可以達到 3X 及 2X...
碳化矽（SiC）是用於高速應用的新興材料之一。然而，其透明性使得晶片處理特別苛刻。DXZ CVD系統配備了強化功能，可以可靠而謹慎地處理碳化矽（ SiC）晶圓，從承載器晶圓定位到明確的晶圓定向再到晶圓擺放。
Centura DXZ系統設計顯著改善了成本（...
應用材料公司的 Centura Epi 系統是經過全球生產驗證的 ~900 200mm 反應室、單晶圓、多反應室磊晶矽沉積系統。每個採用輻射加熱的製程反應室均可以提供精確和可重複的沉積條件控制，並可以實現完全無滑移的薄膜、出色的薄膜厚度和電阻率均勻性，以及低缺陷水平。...
Centura 的單晶圓、多反應室架構支持多達四個製程反應室的整合、連續晶圓加工。應用材料公司的 Centura DPS Plus 是公認的鋁蝕刻產業標竿。Applied Centura DPS-DTM是用於SiC的先進深反應式離子蝕刻系統，可在實現高產量的同時，...
CMOS 技術需要兩種類型的電晶體：PMOS和NMOS。前者可受益於向通道施加壓縮應變 (擠壓晶格)，這不僅可以縮短縱距、增強原子間的鍵結耦合，而且促進電洞遷移。NMOS 則需要伸長應變 (拉長晶格)，以便增加縱距並減低會影響遷移之電子碰撞...
現在的元件製造商運用著不同的配置來整合晶片，以便達到最佳的功能體積比。TSV 技術可通過建立垂直路徑來達到 3D 導電層連接；這些路徑可作為整合電路元件來連接堆疊式晶片或晶圓。Applied Centura Silvia Etch 系統專為充滿挑戰的矽晶深蝕刻而設計；...
EUV 光罩與傳統的光罩截然不同，後者是有選擇性地傳輸 193nm 波長的光線，將電路圖案投射到晶圓上。當採用 13.5nm 波長的極紫外光微影技術 (EUV Lithography) 時，所有的光罩材料都是不透光的，因此具複合多塗層反射鏡的光罩可將電路圖案反射到晶圓上。...
應用材料公司的 Centura Tetra Z 光罩蝕刻系統提供最先進的性能，可滿足 10nm 及以下製程的邏輯和記憶體等元件的光學微影光罩蝕刻所需。這套全新系統提升了業界領先的 Tetra 平台功能，可以採用先進的解析度增強技術，...
該系統的反應器採用獨特的設計和製程技術，既可沉積無摻雜薄膜，又可沉積摻雜薄膜，應用十分廣泛，包括淺溝隔離層 (STI)、金屬前介電質層、層間介電質層 (ILD)、金屬層間介電質層 (IMD) 以及鈍化保護層。
鎢的電阻率低，電遷移性極小，長期以來一直運用在邏輯製程和記憶體元件中，用作填充接觸點和中段 (最底層) 的導電層連接 (將電晶體與積體電路其餘部分相連) 的首選材料。在早期技術中，由於元件尺寸較大，因而可以使用 CVD 均勻沉積法進行鎢填充整合。不過，在當前最先進的技術下...
