You are using a web browser version that is no longer supported. Please make sure you are using the most updated version of your browser, or try using our supported browser Google Chrome to get the full Applied Materials experience.
CVD 是基板暴露在一種或多種揮發性前驅物的一個製程;這些前驅物會在基板表面上發生反應或分解,以產生所需的薄膜沉積物。CVD 製程可用於廣泛的應用領域。範圍從圖案化薄膜到電晶體結構裡和構成電路的導電金屬層之間的絕緣材料 (例如,STI、PMD、 IMD、保形線性和導體間隙填充)。
CVD 製程對應變工程也很重要,應變工程是運用壓縮應力或伸長應力薄膜透過提升傳導性來增進電晶體效能。應材的多樣性解決方案能夠滿足關鍵需求:如在要求嚴格特徵輪廓的複雜形貌圖上達到無間隙填充;生產更低的電容材料以提高電晶體速度;以及可支持先進行動技術中,採用晶圓級封裝技術而多增加的製程步驟。
當今的全球數位化轉型推動了對低成本、高密度動態隨機存取記憶體 (DRAM) 晶片的需求,尤其是數據中心伺服器。然而,物理設計的限制侷限了 DRAM 的微縮,無法跟上 AI、5G、物聯網和其他數據密集型計算應用系統不斷增長的記憶體需求。
Applied...
View product detail
碳化矽(SiC)是用於高速應用的新興材料之一。然而,其透明性使得晶片處理特別苛刻。DXZ CVD系統配備了強化功能,可以可靠而謹慎地處理碳化矽( SiC)晶圓,從承載器晶圓定位到明確的晶圓定向再到晶圓擺放。
Centura DXZ系統設計顯著改善了成本(...
Applied Centura Ultima HDP CVD 200mm 及 300mm 系統提供高密度電漿化學氣相沉積 (CVD) 製程。目前是業界製程設備的主力,提供高品質介電薄膜及無孔洞間隙充填。其反應器滿足客戶多世代製造所需的產能、成本效益及擴展能力的需求。...
鎢的電阻率低,電遷移性極小,長期以來一直運用在邏輯製程和記憶體元件中,用作填充接觸點和中段 (最底層) 的導電層連接 (將電晶體與積體電路其餘部分相連) 的首選材料。在早期技術中,由於元件尺寸較大,因而可以使用 CVD 均勻沉積法進行鎢填充整合。不過,在當前最先進的技術下...
鎢具備低電阻係數、大量均勻填充的特性,廣泛用於邏輯接觸點、中段和金屬閘極填充應用。接觸點和局部導電層構成了電晶體與其餘電路之間的關鍵電子通路。因此,低電阻率對於確保穩健可靠的元件性能至關重要。然而,隨著節點不斷微縮,導電層尺寸逐漸縮小,...
在複雜移動技術需求的推動下,多組件系統晶片 (SoC) 設計在迅速激增,以便實現所需的功能和緊湊的形狀係數。而當代處理器偏於激進的節距微縮,進一步推動了電路密度的增加,而且對高效能導線必不可少,這些導線在多層元件中路徑長度近乎幾英哩。這些趨勢使實現元件運行所必需的覆蓋、...
鎢因其低電阻率及大量填充特性而被廣泛作為中段製程 (MOL) 接點的間隙充填材料。MOL 接點在電晶體與導線之間形成了關鍵的電性連接。因此,確保低電阻接點對於整個元件性能非常重要。
然而,隨著尺寸的不斷縮小,...
Precision 反應室的專門設計能使層膜間達到均勻沉積,並具備閘極堆疊所需的優質薄膜;晶片製造商更可從平面生產順利進入三維 NAND 生產。 此產品具備能調整多重製程和反應室環境參數的獨特能力;目前只有這項工具能讓客戶交替沉積出不同薄膜,...
TSV 製造包括將元件晶圓薄化,並接合至玻璃或矽製成的臨時載體。典型接合黏著具有約 200ºC 的熱積存,因此這些混合晶圓接下來的所有製程都必須在低於 200ºC 的極低溫度下進行。低溫沉積高品質薄膜所需的 RF 功率會使晶圓表面大幅提高熱度。為了使晶圓溫度恆定不變,...
BLOk 薄膜能夠大幅降低介電薄膜堆疊層的電容值,同時還可維持良好的蝕刻選擇性和電性,並可持降低 RC 值。經過驗證的表面處理及起始層製程使 BLOk 薄膜可以很容易地與 Black Diamond 薄膜整合,以確保和 45 奈米和以上元件的順利轉換。
...
Black Diamond II 奈米多孔低介電值薄膜是 45/32 奈米銅/低介電值導電層的業界標準,其介電值約為 2.5。 低k 製造奈米多孔低介電值薄膜的製程為兩階段,包括以 PECVD 法沉積有機矽玻璃「支柱」及熱不穩定的有機相,然後以紫外缐 (UV)...
Applied Producer平台全球出貨數千套系統,是業界最具成本效益的晶圓製程產品。其創新的雙反應室結構可同時處理多達六個晶圓,達到優越的生產力。該平台配備了強化功能,能可靠而謹慎地處理碳化矽( SiC)晶圓,從承載器晶圓定位到明確的晶圓定向再到晶圓擺放。...
本系統提供整合應力氮化沉積和紫外光固化,可提供高達 1.7GPa 的伸長應力,同時符合低熱積存要求。 使用同一反應室可沉積壓縮應力高達 3.5 GPa 的薄膜。 此製程運用經過生產驗證的矽烷 CVD (化學氣相沉積) 技術,可提供極佳的階梯覆蓋 (約 70%),...
APF/DARC 薄膜堆疊層與應用材料 APF™ (先進圖案化薄膜) 可剝離的 CVD 硬掩膜結合使用時,提供了可改善蝕刻選擇性、臨界線寬控制和刻線邊緣粗糙度等具備微影功能的解決方案。應用材料 Producer DARC PECVD 在多種應用中提供了無與倫比的反射率控制...
晶片廠商繼續設計晶片,透過晶片的電晶體越來越小,使每單位平方毫米具備更多的功能…隨著電晶體體積縮小,電晶體空間也變小,更使得電晶體間要達到確實隔離是難上加難。
使用高品質的介電質材料,要在電晶體間微小且通常是不規則的空間 (間隙) 內進行填充,越來越具挑戰性...
獨特的 HARP 製程採用專利 Ozone/TEOS 化學原料以改善電晶體效能,透過沉積應變誘導薄膜,可顯著增加 2D 平面邏輯中的電晶體驅動電流,以及記憶體元件中的停留時間,且不會增加製程整合複雜程度或成本。當配合其他應變誘導薄膜(如應力氮化物和 SiGe 磊晶)時,...
InVia 系統不僅提供基準的製程,並在 TSV 製造程序中展示了整合的價值,能滿足客戶對 TSV 製程的多元化需求。這是可滿足中段鑽孔 TSV 對熱積存和均勻要求的唯一製程。這個獨特的沉積製程會造成薄膜的崩潰電壓和漏電流,比標準規格有顯著改善。
InVia...
應材 Producer Precision (APF) PECVD 系統可為關鍵的圖案化步驟提供一系列可剝除非晶系碳硬質罩層。
幾乎每個先進 DRAM、NAND 快閃記憶體和邏輯製造廠都會採用本系統;這是針對圖案化製程的需求所出產業界第一款商用...
Applied Materials 自 20 年前推出雙鑲嵌製程以來,仍繼續擴大公司在金屬領域的領導地位,並在接觸點與導線領域推出重大的材料創新。三種最新沉積製程輔以新的退火產品和經過生產驗證的 CMP 設備,構成端到端製程套件(如下所示),以實現使用鈷作為導電材料,...