CVD (化學氣相沉積) 製程可作各類廣泛的應用。範圍從電晶體結構內和形成電路的導電金屬層之間的圖案化薄膜到絕緣材料。這些應用包含淺溝隔離層、金屬前介電質層、金屬層間介電質層和鈍化保護層處理。這些應用對應變工程也很重要。應變工程是運用壓縮應力或拉伸應力薄膜透過改善導電率來增進電晶體效能。
鎢因其低電阻率及大量填充特性而被廣泛作為中段製程 (MOL) 接點的間隙充填材料。MOL 接點在電晶體與導線之間形成了關鍵的電性連接。因此，確保低電阻接點對於整個元件性能非常重要。
然而，隨著尺寸的不斷縮小，...
View product detail
碳化矽（SiC）是用於高速應用的新興材料之一。然而，其透明性使得晶片處理特別苛刻。DXZ CVD系統配備了強化功能，可以可靠而謹慎地處理碳化矽（ SiC）晶圓，從承載器晶圓定位到明確的晶圓定向再到晶圓擺放。
Centura DXZ系統設計顯著改善了成本（...
在佔地緊湊的情況下，可以在經過生產驗證的Centura平台上安裝最多三個Ultima HDP CVD腔室，實現高達40 WPH的產量。製程反應室不使用任何易耗損部件，且其遠端電漿清潔製程不需要蓋片即可保護靜電吸盤。
該系統的反應器採用獨特的設計和製程技術，既可沉積無摻雜薄膜，又可沉積摻雜薄膜，應用十分廣泛，包括淺溝隔離層 (STI)、金屬前介電質層、層間介電質層 (ILD)、金屬層間介電質層 (IMD) 以及鈍化保護層。
鎢的電阻率低，電遷移性極小，長期以來一直運用在邏輯製程和記憶體元件中，用作填充接觸點和中段 (最底層) 的導電層連接 (將電晶體與積體電路其餘部分相連) 的首選材料。在早期技術中，由於元件尺寸較大，因而可以使用 CVD 均勻沉積法進行鎢填充整合。不過，在當前最先進的技術下...
The system combines innovative ALD tungsten nucleation layer technology with the high-throughput Sprint CVD tungsten bulk fill process...
在複雜移動技術需求的推動下，多組件系統晶片 (SoC) 設計在迅速激增，以便實現所需的功能和緊湊的形狀係數。而當代處理器偏於激進的節距微縮，進一步推動了電路密度的增加，而且對高效能導線必不可少，這些導線在多層元件中路徑長度近乎幾英哩。這些趨勢使實現元件運行所必需的覆蓋、...
鎢具備低電阻係數、大量均勻填充的特性，廣泛用於邏輯接觸點、中段和金屬閘極填充應用。接觸點和局部導電層構成了電晶體與其餘電路之間的關鍵電子通路。因此，低電阻率對於確保穩健可靠的元件性能至關重要。然而，隨著節點不斷微縮，導電層尺寸逐漸縮小，...
Running at virtually every advanced DRAM, NAND flash, and NOR flash manufacturing site, the system produces the industry's first...
TSV 製造包括將元件晶圓薄化，並接合至玻璃或矽製成的臨時載體。典型接合黏著具有約 200ºC 的熱積存，因此這些混合晶圓接下來的所有製程都必須在低於 200ºC 的極低溫度下進行。低溫沉積高品質薄膜所需的 RF 功率會使晶圓表面大幅提高熱度。為了使晶圓溫度恆定不變，...
BLOk 薄膜能夠大幅降低介電薄膜堆疊層的電容值，同時還可維持良好的蝕刻選擇性和電性，並可持降低 RC 值。經過驗證的表面處理及起始層製程使 BLOk 薄膜可以很容易地與 Black Diamond 薄膜整合，以確保和 45 奈米和以上元件的順利轉換。
...
Black Diamond II 奈米多孔低介電值薄膜是 45/32 奈米銅/低介電值導電層的業界標準，其介電值約為 2.5。 低k 製造奈米多孔低介電值薄膜的製程為兩階段，包括以 PECVD 法沉積有機矽玻璃「支柱」及熱不穩定的有機相，然後以紫外缐 (UV)...
Applied Producer平台全球出貨數千套系統，是業界最具成本效益的晶圓製程產品。其創新的雙反應室結構可同時處理多達六個晶圓，達到優越的生產力。該平台配備了強化功能，能可靠而謹慎地處理碳化矽（ SiC）晶圓，從承載器晶圓定位到明確的晶圓定向再到晶圓擺放。...
本系統提供整合應力氮化沉積和紫外光固化，可提供高達 1.7GPa 的伸長應力，同時符合低熱積存要求。 使用同一反應室可沉積壓縮應力高達 3.5 GPa 的薄膜。 此製程運用經過生產驗證的矽烷 CVD (化學氣相沉積) 技術，可提供極佳的階梯覆蓋 (約 70％)，...
APF/DARC 薄膜堆疊層與應用材料 APF™ (先進圖案化薄膜) 可剝離的 CVD 硬掩膜結合使用時，提供了可改善蝕刻選擇性、臨界線寬控制和刻線邊緣粗糙度等具備微影功能的解決方案。應用材料 Producer DARC PECVD 在多種應用中提供了無與倫比的反射率控制...
晶片廠商繼續設計晶片，透過晶片的電晶體越來越小，使每單位平方毫米具備更多的功能…隨著電晶體體積縮小，電晶體空間也變小，更使得電晶體間要達到確實隔離是難上加難。
使用高品質的介電質材料，要在電晶體間微小且通常是不規則的空間 (間隙) 內進行填充，越來越具挑戰性...
Using patented ozone/TEOS chemistry, the unique HARP process enables enhanced transistor performance by depositing strain-inducing films...
InVia 系統不僅提供基準的製程，並在 TSV 製造程序中展示了整合的價值，能滿足客戶對 TSV 製程的多元化需求。這是可滿足中段鑽孔 TSV 對熱積存和均勻要求的唯一製程。這個獨特的沉積製程會造成薄膜的崩潰電壓和漏電流，比標準規格有顯著改善。
InVia...
Optiva 系統可沉積高度均勻、聚合物相容氧化層，可用作背照式 CMOS 影像感測器 (BSI CIS) 微透鏡上端的保護層，以及 CMOS 影像感測器的高深寬比直通矽穿孔絕緣襯墊。典型接合黏著具有約 200ºC 的熱積存，因此這些暫時接合晶圓接下來的所有製程都必須低於...
Precision 反應室的專門設計能使層膜間達到均勻沉積，並具備閘極堆疊所需的優質薄膜；晶片製造商更可從平面生產順利進入三維 NAND 生產。 此產品具備能調整多重製程和反應室環境參數的獨特能力；目前只有這項工具能讓客戶交替沉積出不同薄膜，...
