skip to main content

图形化

图形化

图形化使多代的二维微缩得以实现。过去,图形化依靠一系列相对简单的光学掩模和光刻步骤来印刷图形,以引导后续的材料去除和沉积等工艺。近年来,光刻技术的发展并没有与芯片设计的发展保持同步。

即使在新一代 EUV 光刻技术提上发展日程时,芯片制造商仍在使用具有成本效益的自对准多图形化技术,利用间距倍增技术从一次光刻传递中创建两条或四条线。无论是否使用 EUV,芯片制造商都要克服边缘放置误差这一难题,以使一层中的特征与另一层中的互补特征正确对齐。材料工程可以发挥有利作用,提供更宽的着陆区,从而容许本会对良率产生不利影响的对准偏差。

随着光刻成本的增加,存储器设计人员已着手构建三维器件,采用三维堆叠,而不是二维微缩来降低成本,即通过增加每立方毫米的位数而不是每平方毫米的位数来降低成本。

Jun 16 2021

Materials Engineering is Key to Enabling Continued Logic Scaling

Read full story

Jun 15 2021

Solving Pattern Variability is Critical to Further Scaling Advanced Logic Chips

Read full story

Jun 14 2021

Challenges to Interconnect Scaling at 3nm and Beyond

Read full story